4H 碳化矽(4H-SiC)具有寬禁帶、高載流子遷移速率、高熱導率和高穩定性等優異特性,已在高功率電子器件、高頻電子器件和量子資訊技術等領域展示出重要的應用潛力。4H-SiC 單晶可以通過頂部籽晶溶液生長法(top-seeded solution growth, TSSG)、高溫化學氣相沉積法(high-temperature chemical vapor  deposition, HTCVD)和物理氣相傳輸法(physical vapor transport, PVT)生長。其中，PVT 法具有技術成熟度高、溫場調控靈敏、原材料成本低等特點，得到了廣泛的應用。利用 PVT 法生長的 6 英寸(1英寸 = 2.54 cm) 4H-SiC 單晶已實現了產業化應用。

基於同質外延 4H-SiC 薄膜的電力電子器件已在新能源技術、智慧電網和軌道交通等領域蓬勃發展。但是，商用 6 英寸 4H-SiC 單晶襯底中的位元錯密度仍然高達(10³~ 10⁴cm^-2)。如此高密度的位元錯會延伸至外延層，或在同質外延過程中轉變為其他類型的位錯或堆垛層錯(stacking faults, SFs)。4H-SiC 外延層中的位錯作為載流子複合中心，會降低少子壽命,增大器件漏電流，成為限制 4H-SiC 應用的關鍵瓶頸之一。因此，理解 4H-SiC 中位錯的基本性質，明確位錯在 4H-SiC 單晶生長、晶圓加工和同質外延過程中的產生、轉變及湮滅機理，對於降低 4H-SiC 中的位元錯密度並調控 4H-SiC 的性質至關重要。